首页|快讯|精选|一周|焦点|要闻|综合|今日|滚动|真相|世绘|百态|观点|深度|聚合|新度|智慧|趣味|即时|追踪|视野|视点|点击|分享|听闻|时讯|博览|推荐|维度|新知|热搜|热点|观看|新事|消息|荐闻|酷讯

3纳米芯片面积比5纳米产品缩小35% 耗电量减少50%

时间:2020-02-13 19:02:56 C114通信网 网易

(原标题:3纳米芯片面积比5纳米产品缩小35% 耗电量减少50%)


三星电子副会长李在镕近日参观正在开发“全球第一个3纳米级半导体工艺”的韩国京畿道华城半导体工厂,并听取了关于3纳米工艺技术的报告,他还与三星电子半导体部门社长团讨论了新一代半导体战略。

据了解,三星电子计划利用极紫外光刻(EUV)工艺,提高在7纳米以下精细工程市场的份额。3纳米级半导体工艺计划首先应用到三星的晶圆代工(foundry)工程之中。三星计划明年下半年在全球最早实现3纳米级芯片的批量生产。

三星电子将在最新的3纳米工程中使用不同于其他工程的新一代工艺“GAA”。三星电子负责半导体产业的部门表示,基于GAA工艺的3纳米芯片面积可以比最近完成开发的5纳米产品面积缩小35%以上,耗电量减少50%,处理速度可提高30%左右。

本文来源:C114通信网 责任编辑:廖子瑶_NBJS10040
声明:本站部分资源来源于网络,版权归原作者或者来源机构所有,如作者或来源机构不同意本站转载采用,请通知我们,我们将第一时间删除内容。本站刊载文章出于传递更多信息之目的,所刊文章观点仅代表作者本人观点,并不意味着本站赞同作者观点或证实其描述,其原创性及对文章内容的真实性、完整性、及时性本站亦不作任何保证或承诺,请读者仅作参考。
编辑:大米
猜你喜欢